

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 56021371 A

(43) Date of publication of application: 27.02.81

(51) Int. CI

H01L 29/78 H01L 27/08 H01L 29/08 H01L 29/60

(21) Application number: 54096947

(22) Date of filing: 30.07.79

(71) Applicant:

FUJITSU LTD

(72) Inventor:

ITO TAKASHI

(54) RECIPROCAL COMPENSATION TYPE MIS SEMICONDUCTOR DEVICE


(57) Abstract:


PURPOSE: To reduce element occupancy area remarkably, by forming a common gate section for two elements of a reciprocal compensation type MIS device using a process which is simple and easy to be controlled.


CONSTITUTION: A p epitaxial layer 11 is provided and an n*-type source 14, a drain 15, a p*-type source 16 and a drain 17 are selectively formed, and then, a common gate insulation film 12 and a gate electrode 13 are provided. A reversal channel 19 is formed between the layers 14 and 15 in accordance with voltages impressed on the p layer 11, the gate electrode 13, the source 14 and the drain 15. At this time, positive voltage is impressed onto the gate 13. As the space between the source 16 and the drain is in depletion at this time, if negative voltage is impressed onto the gate electrode 13, an embedded channel 20 is formed and connected by the voltage impressed on the space between the layers 16 and 17. It is possible, by using this mechanism, to minimize an element occupancy area, to heighten integration and also to easily set threshold values of

all the FETs so as to enable them to conduct enhancement.

COPYRIGHT: (C)1981, JPO& Japio







@ EPODOC / EPO

PN - JP56021371 A 19810227

PD - 1981-02-27

PR - JP19790096947 19790730

OPD - 1979-07-30

TI - RECIPROCAL COMPENSATION TYPE MIS SEMICONDUCTOR

DEVICE

IN - ITOU TAKASHI

PA - FUJITSU LTD

EC - H01L27/092

IC - H01L27/08 ; H01L29/08 ; H01L29/60

@ PAJ / JPO

PN - JP56021371 A 19810227

PD - 1981-02-27

AP - JP19790096947 19790730

IN - ITO TAKASHI


PA - FUJITSU LTD


- RECIPROCAL COMPENSATION TYPE MIS SEMICONDUCTOR


DEVICE

AB - PURPOSE:To reduce element occupancy area remarkably, by forming a common gate section for two elements of a reciprocal compensation type MIS device using a process which is simple and easy to be controlled.

- CONSTITUTION: A p epitaxial layer11 is provided and an n<+>-type source 14, a drain 15, a p<+>-type source 16 and a drain 17 are selectively formed, and then, a common gate insulation film12 and a gate electrode 13 are provided. A reversal channel 19 is formed between the layers 14 and 15 in accordance with voltages impressed on the p layer 11, the gate electrode 13, the source 14 and the drain 15. At this time, positive voltage is impressed onto the gate 13. As the space between the source 16 and the drain is in depletion at this time, if negative voltage is impressed onto the gate electrode 13, an embedded channel 20 is formed and connected by the voltage impressed on the space between the layers 16 and 17. It is possible, by using this mechanism, to minimize an element occupancy area, to heighten integration and also to easily set threshold values of all the FETs so as to enable them to conduct enhancement.
- H01L29/78 ;H01L27/08 ;H01L29/08 ;H01L29/60









⑩ 日本国特許庁 (JP)

特許出原公開

◎公開特許公報(A)

昭56--21371

60int. Cl.3 H 01 L 29/78

29/78 27/08 29/08

29/60

緻別記号

庁内整理者号 6603-5F 6426-5F

7638-5F

6426—5 F 7514—5 F **藝公開 昭和56年(1981)2月27日**

発明の数 1 審査請求 未請求

(全 4 頁)

の相補型MIS半導体装置

@##

爾 昭54-96947

邻出

葉 昭54(1979)7月30日

必発 明 者

伊藤隆司

川崎市中原区上小田中1015番地 富士通株式会社内

砂出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

@代理 人 弁理士 王蟲久五郎 外3名

明 超 整

1 発明の名称 相離型MIS 半導体拡置

2 等幹請求の節囲

5. 発明の評価な説明

本発明は、結構型型13 中等体装置(C-MISと呼ぶ)の改良に関する。

従来、C-MISは 低消 要電力用能型製造回路などとして広く用いられている。 特に、C-MISインパータは交易的な入出力伝統特性を示し、 ファン・アクトが大きい等級を貸せ持つているので関係

数針が容易である。

第1日は従来のC-KIS を設明する為の提前側 断面圏である。

図に於いて、1は例えば10¹⁸ (em⁻¹⁸) 設定の次をドープしたり型シリコン学部体書板、2は拡放式いはイオン進入など適切な投法で例えば10¹⁸ (em⁻¹⁸) 設度の過去をドープしたり型ウエル、5 はアチャル・トランシスタのソース類は、6はエチャネル・トランシスタのソース類は、6はエチャネル・トランシスタのゲート 地経験、8 はアチャネル・トランシスタのゲート 地経験、8 はアチャネル・トランシスタのゲート 地経験、 9 は別えば不続初い・トランシスタのゲート 地経験、 10 はガートで係りと 随係をそれぞれ示す。

このような従来の C-MIS ではアチャキル・トランジスタとロチャル・トランジスタを同一基 医1上に形成しなければたらないから、その質症

(1)

(2)

アロセスは後端になり、月 数ウェル 2 を必必要とする為に 袋子 占有問題が大になり、更にまた、製造プロセスの制御色如何に 使つて は ドレイン 間 でが 低下する 場合 も あり、 そして、 本質的に は 2 数子で形成される が幸のインバータで は アテヤネル・トラン ひスタ の それぞれの 関係 電圧を エンハンスメント 動作 可能 であるように 設定したければ ならない。

本処明は、前記従来の袋鼠の欠点を解消し、配中、岩子占有前額を減少させることが可能であるようにするものであり、以下これを詳細に説明である。

明 2 図 乃 密 第 4 図 は 本 発 明 一 実 越 例 を 表 わ す も の で あ り 、 第 2 図 は 変 壁 平 面 図 、 第 3 図 は 第 2 図 の 級 A - A'に 於 け る 髪 密 閉 断 面 図 、 第 4 図 は 第 2 図 の 級 B - B'に か け る 愛 奇 側 断 面 図 で あ る 。

図に於いて、10 はサファイアなどの独像性単 粘晶整態、11 は差板 10 上にエピタキレヤル底長 させたア型レリニン半母 体層、12 はゲート 箱様 顔、13 はゲート電極、14 性・型反転置テヤネル

るとが4 四に見られる超込みナヤネル20 が生成され、ソース領域16 と F レイン領域17 間は軽迫状態となる。 尚、ソーニ領域16 及び F レイン領域17 には所要の領圧が印加されていることは勿論である。

的起説明から地解できるように、知る図に見られるトランシスタ部分と即4図に見られるトランシスタ部分とは祖補型の動作をする。

ととろて、前定実施例では、絶縁性単結品基板 10を用いたが、これはシリコン半部体基板に代 舒えすることもできる。第5回はその実施例であ り、第4回と向類な版画をとつて承してある。向、 同盤分は同記号で指示してある。

図に於いて、 30 はア型シリコン学師体表質、31 は2型フィランド、 52 はア型アイランドである。

本説明で録消するプロセス・パラノータは第1 図従来的の場合と結構と考えてよいが C-MIS アロセスで重要なゲート関値電圧の設定は非常に存 割になる。

今、郊も囚に見られる C-NIS インパータを閉

電界効果トランスタの s[†] 型ソース前座、 15 は n 型反医路テヤネル電界効果トランジスタの s[†] 型ドレイン個線、 16 は p 型場 込みテヤネル電界効果トランシスタの p[†] 型ソース 無敏、 17 は p 型埋 込みチャネル電界効果トシンシスタの p[†] 型ドレイン領域、 19 は反転番チャネル、 20 は埋込みテヤネルをそれぞれ示す。 尚、本典施例では、 単母は 働 11 は p 型のものを挙げたが、 これは * 型の場合であつても精調域の毎 電型を考慮しさえずれば 関税に考えることができる。

さて、朝起変態例では、単写を用 11、ゲート電 匹 13、ソース 野城 14、ドレイン 関域 15 への 印加 電圧に応じて ソース 選城 14 とドレイン 砂域 15 との間に 変転量チャネル 15 が形成 される。 尚、この時、ゲート 電弧 13 に 即回される 起圧 の 低性は 正である。

ところで、前記のように電圧を印加した場合に 於いて、ソース 貫抜 16 とドレイン 関城 17 との間 では正孔がディブリートして空芝属が必成される。 そして、ゲートな 番 13 に 角 極性の電圧を印刷す

(4)

に採つて説明する。

図に於いて、41 はキチャキル・トランジスタ、 42 はタチャキル・トランジスタであり、端子 45 は電弧 Vos に接続され、端子 44 は入力に、端子 45 は出力にそれぞれ接続されている。

図から明らかなように、 A サヤネル・トランジスタ及びカチヤネル・トランジスタ 42 のゲートは 表面に姿貌されなければならないが、 本発明では、 務期的にゲートが一つになつているので、 それ海 島の配線は不要である。

第7四は入力朝子 44 と慈板間の容量一電圧特 1性を扱わす場図であり、入力の電圧 V が V. で P 型 ンリコン半導体基板に投転層が形成され、従って、その V. はっケヤネル・トラン O スタ 41 の関値を E であり、また、 V. は P 型 V リコン 半率体層が空 芝化する 電圧であって P チャネル・トラン O スタ 42 の関値 電圧 となる。 従って、 第8 間に見られるように、入力電圧 V が V. より 小さい場合はイン バータ 出力が高レベルであり、入力電圧 T が V. より大であるときにインバータ 白力が低レベルとな

(6)

る画家の C-WIS 動作な っことになる。例、この場合、 π に V_{i} ゃ V_{i} である。

本発明に於いて、ゲート電話を n^* 数多結 a ν g コンで形成し、ゲート 始級版の原 a a b b b b c b c d e

以上の説明で到るように、本預明に使れば、相補限MIS 半導体設定を解放する二つの案子のゲート部分が共通になっているので、案子の占有面積は位めて少なくなり、高集積化するのに有別であり、しから、設立プロセスが簡単でそのプロセスを制御も写動であったカテヤネル・トランジスタそれぞれの隔鏡を圧をエンハンスメント動作可能であるように設定する困難性は容無である。

4. 図面の面単な説明

(3)

図に於いて、10 な益板、11 は半導体器、12 はゲート色様質、13 はゲート電框、14 は a[†] 型ソース領域、15 は a[†] 型ドレイン領域、16 は p[†] 型ソース領域、17 は p[†] 型ドレイン領域、19,20 はチャルである。

粉胖出陷人 包土 通 篠 式 会 迁 代理人 弁范士 玉 妈 久 五 邸 (外3名)

(8)

